搜索结果: 1-4 共查到“计算机科学技术 HDL-C”相关记录4条 . 查询时间(0.125 秒)
大连理工大学嵌入式SoC系统设计课件第二章Verilog HDL基础。
Parallel Multi-core Verilog HDL Simulation
Simulation Multi-core ASIC Opencores RTL Gate-level Verilog
2014/11/7
In the era of multi-core computing, the push for creating true parallel applications that can run on individual CPUs is on the rise. Application of parallel discrete event simulation (PDES) to hardwar...
基于Verilog HDL语言的新型抢答器设计
抢答器 Verilog HDL 层次化和模块化
2009/3/24
本文提出一种基于Verilog HDL语言的抢答器设计方法。该设计实现有三组输入，具有抢答倒计时功能，对各抢答小组成绩进行加减操作并显示的抢答器。文中介绍抢答器设计架构、硬件电路和控制程序的设计方法。该抢答器采用Verilog HDL语言模块化和层次化的思想，使设计十分简单，能够广泛应用于各种竞赛中。