搜索结果: 1-8 共查到“工学 RTL”相关记录8条 . 查询时间(0.064 秒)
The goal of this workshop is to bring researchers and practitioners of VLSI testing from all over the world together to exchange ideas and experiences in register transfer level (RTL) and high level t...
RTL综合中FPGA片上RAM工艺映射
现场可编程门阵列 寄存器传输级综合 片上随即存储器 工艺映射
2016/12/24
RAM（Random-Access-Memory，随机存储器）是FPGA（Field Programmable Gate Arrays）片上最重要的宏单元之一，RTL（Register-Transfer-Level）综合对FPGA开发中RAM的有效利用起至关重要作用.本文针对RTL综合中RAM源描述和目标结构多样化带来的技术难题，提出了一种RAM工艺映射方法，即建立工艺无关的RAM统一模型，在模型...
Asynchronous interface ASIC Flow (RTL-to-GDSII) using cadence and synopsys Tools
Semiconductor devices traffic congestion the design process
2014/12/31
As the technology sizes of semiconductor devices continue to decrease, the effect of nanometer technologies on congestion, signal integrity, crosstalk etc. are becoming more significant. These all fac...
基于符号模拟和约束逻辑编程的RTL级Verilog谓词抽象方法
谓词抽象 Verilog 约束逻辑编程 模型检验 符号模拟
2007/12/27
利用人工智能最新研究成果——约束逻辑编程对Verilog描述进行谓词抽象，并与目前基于SAT的方法进行了比较.首先通过符号模拟建立Verilog的形式化模型，然后结合要抽象的谓词，将谓词抽象问题转化为约束逻辑编程问题并进行求解.该方法的优点是在计算抽象系统时，不需要像基于SAT的方法那样将字级约束打散成位级约束，求解效率显著提高；提供了一个统一的框架用于描述各种约束.实验结果表明，与基于SAT的抽...
RTL综合中的格式判别
RTL综合 格式判别 组合逻辑 时序逻辑
2007/12/26
由于寄存器传输级（RTL）行为描述可以精确地确定数字系统的操作，所以寄存器传输级综合成为当前EDA行业的主流设计方法.实现从寄存器传输级行为描述到门级结构描述转换的RTL综合，是组合逻辑/时序逻辑综合理论在HDL（硬件描述语言）上的具体应用.设计寄存器传输级综合工具的基础是格式判别，即将行为描述中的组合逻辑与时序逻辑区分开来，利用组合逻辑综合与时序逻辑综合分别进行处理从而完成寄存器传输级综合.在分...
RTL数据通路模拟矢量自动生成方法研究与实现
2007/7/28
期刊信息
篇名
RTL数据通路模拟矢量自动生成方法研究与实现
语种
中文
撰写或编译
作者
李暾,郭阳,李思昆
第一作者单位
刊物名称
计算机辅助设计与图形学学
页面
2004, 16(8),
出版日期
2004年
月
日
文章标识(ISSN)
相关项目
微处理器高层功能验证测试程序自动生成的理论与方法
RTL级模拟矢量自动生成设计化简方法研究
2007/7/28
期刊信息
篇名
RTL级模拟矢量自动生成设计化简方法研究
语种
中文
撰写或编译
作者
李暾,郭阳,李思昆
第一作者单位
刊物名称
计算机辅助设计与图形学学
页面
2004, 16(5), pp671-678
出版日期
2004年
月
日
文章标识(ISSN)
相关项目
微处理器高层功能验证测试程序自动生成的理论与方法
RTL验证框架－HRV
2007/7/28
期刊信息
篇名
RTL验证框架－HRV
语种
中文
撰写或编译
作者
郭阳,李暾等
第一作者单位
刊物名称
计算机辅助设计与图形学学报
页面
2004, 16(11), pp1580-1583
出版日期
2004年
月
日
文章标识(ISSN)
相关项目
微处理器高层功能验证测试程序自动生成的理论与方法